由于信號供電電壓逐步降(jiang)低，產品尺寸縮小等因(yin)素(su)的影響(xiang)，信號-電源協同(tong)仿真(zhen)，芯片-封(feng)裝-PCB電(dian)源(yuan)完整性的協(xie)同仿真在當下(xia)產品開發變得越(yue)來(lai)越(yue)普遍。對于信號-電源(yuan)的協同仿真，我們一般(ban)稱(cheng)之為Power-Aware仿真分(fen)析，即考慮(lv)電源對信號的(de)影響(xiang)，這在(zai)DDR信(xin)號中(zhong)更為明顯。對于電源的芯片-封裝-PCB協同仿真，芯片(pian)模型常見Spice網表(biao)，是從(cong)芯片網表(biao)抽取(qu)出(chu)的模型(xing)，如常(chang)見的CMP模型(xing)，而(er)PKG/PCB則是PDN模型，當然包含去耦電容。[敏感詞]我(wo)們就這2部分內容進行學習說明。

DDR3的物(wu)理結構如(ru)下圖所示：

芯片(pian)朝下，導線與(yu)單層封(feng)裝基板連接，封(feng)裝與(yu)PCB通(tong)過BGA連接。PCB是6層FR4板，具有復(fu)雜的電源/地網(wang)絡走(zou)線。[敏(min)感詞]介紹三個(ge)不同(tong)層次的PDN等(deng)效模型的提取(qu)方法，并驗(yan)證所構建模型的準確性。

• PCB的PDN模型(xing)

PCB物理結構過于復雜，因(yin)此我們采用EDA工具如PowerSI或者SIWAVE來抽取PCB的(de)PDN參數，結(jie)果(guo)如下圖所(suo)示。這(zhe)是裸板的PDN結果,可以看(kan)出：PDN在低頻(pin)時表現為一個小電(dian)容器（1.63 nF），在約(yue)100MHz以上變為電感。在(zai)325MHz附近可以看到(dao)諧振(zhen)效應(ying).

• PKG的PDN模型

封裝模型既可以(yi)用Q3D來提取RLGC參數，也可以(yi)用(yong)EDA工具提取(qu)PDN模(mo)型，整(zheng)個(ge)操作過程(cheng)和PCB類似(si)。

• 芯片(pian)模(mo)型

芯片模型可以用(yong)如(ru)RedHawk軟件來抽取CPM模型，也(ye)可以基于測試創建等效模型，在我們(men)無法借助(zhu)EDA工(gong)具獲(huo)取CPM模(mo)(mo)型(xing)時(shi)，基于(yu)測試構(gou)(gou)建等(deng)效模(mo)(mo)型(xing)就成為了重要手(shou)段，這也是我們關注(zhu)的重點(dian)。等(deng)效模(mo)(mo)型(xing)的構(gou)(gou)建基于(yu)3個(ge)假設(she)：

1.電源/地網(wang)絡的(de)寄生電阻(R)與電源/地網(wang)絡之間的距(ju)離(li)成(cheng)正比

2.片(pian)上去(qu)耦電容(rong)（Cde）的值與電源/地之間的(de)距離成正比

3.片(pian)上去(qu)耦電容的電阻（ESR）與電源/地之間(jian)的(de)距離成(cheng)反(fan)比

令爾法(fa)對應第（n-1）個(ge)pad與第(di)n個pad的距(ju)離與電網處(chu)1個pad與(yu)第9個pad的距(ju)離之比，β對應（n-1）個(ge)pad與n個pad的(de)距離與接地網處1個(ge)pad與第9個pad的(de)距離之比。基于上(shang)述三個(ge)假(jia)設，可以構建芯(xin)片的(de)等效模型，如下圖所示。

為了(le)推導R、Cdie和ESR的值(zhi)，它(ta)們(men)必須(xu)以Z參數的形(xing)式與測量結果聯系起來。

Z參數的定義(yi)由式給出

上圖芯片(pian)模型的Z11的高(gao)頻實部為：

Z21的高頻實部(bu)為(wei)：

In與I(n-1)的(de)電流(liu)比很容(rong)易得(de)到，定(ding)義(yi)I8與I7的電流比為:

芯片模(mo)型的低(di)頻Z11可(ke)以表達為：

聯立上(shang)面式子就可(ke)以得到R, Cdie, ESR參數，基于該參數構建的(de)模型(xing)的(de)仿真結果(guo)和測(ce)量結果(guo)對比(bi)如(ru)下：

• PI-SI聯合(he)仿真(zhen)

整個系統(tong)仿真(zhen)結構圖(tu)如下所示(shi)：

就PDN部分，仿真結果如下圖所(suo)示：

在1MHz到10MHz之間，整個系統的(de)PDN和PKG+PCB的阻抗相似，在100MHz以上(shang)系(xi)統的(de)PDN變為常數，這是片(pian)上去(qu)耦電容(rong)和電阻作(zuo)用(yong)的結果。由于去(qu)耦電容(rong)和芯片(pian)PDN并聯的ESR的緣(yuan)故，因此，PDN阻抗與較(jiao)高頻率下的C值和ESR有(you)關(guan)。然而，在較(jiao)低(di)頻率下，完整PDS的輸入阻(zu)抗小于芯(xin)片PDN和去耦電容(rong)的寄生電阻值。因(yin)此，并聯(lian)的影響在低(di)頻時對整個PDN阻抗沒有影響。

[敏感詞]是(shi)信(xin)號-電(dian)源聯合仿真結(jie)果，我們測試(shi)了(le)3個case：信號的頻率是800M，各(ge)自對應(ying)的PDN阻抗分(fen)別是5.6歐，17.8歐和1.06歐，仿(fang)真結果(guo)如下圖(tu)所示：

可以看到眼圖結果和PDN結果是匹配的，因此在DDR信號的分析中，電源-信號的聯合仿真是非常有必要的，可以盡[敏感詞]降低信號異常的風險。


免責聲(sheng)明(ming)：本文采摘自(zi)Circuit and signal，本文僅代表(biao)作(zuo)者個(ge)人(ren)觀點，不代表(biao)金航(hang)標及(ji)行業觀點，只(zhi)為轉載與分享，支持保護知識產(chan)權，轉載請(qing)注(zhu)明(ming)原出處及(ji)作(zuo)者，如有(you)侵權請(qing)聯系(xi)我(wo)們刪除。